


- 1) T Flip Flop Devresi J-K FF'nin girişlerinin birleştirilip tek giriş olarak kullanılmasıyla oluşan devre, 'Toggle FF' (T tipi FF) olarak isimlendirilir. 'Toggle', durumdan duruma geçme demektir. T tipi FF'de; T=1 iken, tetikleme sinyalinin uygulanmasıyla sahip olunan çıkışın terslenmiş hali elde edilir.
- T tipi FF'de Q=0 ve T=0 iken, 'Clk' sinyalinin gelmesi durumunda çıkışta Q=0 değeri korunur. Q=0 ve T=1 değerlerinde, ilk gelen 'Clk' sinyali ile çıkış durum değiştirerek bir önceki durumun tersi olur ve Q=1 değerini alır.
- Q=1 ve T=0 iken, 'Clk' sinyali uygulansa bile devre sahip olduğu çıkışı korur ve Q=1 değerini alır. Q=1, T=1 iken 'Clk' sinyali ile çıkış terslenir ve Q=0 olur.



Şekil 45. T Flip Flop yapısı ve doğruluk tablosu

2)



Şekil 6.3 NAND Kapılarıyla gerçekleştirilmiş RS flip-flop

Tablo 6.3 NAND Kapılarıyla gerçekleştirilmiş RS flip-flop doğruluk tablosu

GİRİŞLER		ÇIKIŞLAR	
$\bar{S}$	$\bar{R}$	Q	$\bar{Q}$
0	0	YASAK	
1	0	0	1
0	1	1	0
1	1	q	$\bar{q}$

3)

Conversion of J-K Flip-Flop into D Flip-Flop

Difficulty Level : Hard • Last Updated : 22 Apr, 2020

[Read](#)

[Discuss](#)



Prerequisite – [Flip-flop](#)

1. JK Flip-Flop:

JK Flip-Flop is basically a gated SR flip-flop which has an additional input that is clock input. It prevents the invalid output that may be obtained when both the inputs are 1.

2. D Flip-Flop:

D Flip-Flop is a modified SR flip-flop which has an additional inverter. It prevents the inputs from becoming the same value.

Conversion of J-K Flip-Flop into D Flip-Flop:

• Step-1:

We construct the characteristic table of D flip-flop and excitation table of JK flip-flop.

D	Q_n	Q_{n+1}	J	K
0	0	0	0	x
0	1	0	x	1
1	0	1	1	x
1	1	1	x	0

- **Step-2:**

Using the K-map we find the boolean expression of J and K in terms of D.

Qn		0	1
D	0		x
	1	1	x

Qn		0	1
D	0	x	1
	1	x	

$$J = D$$

$$K = D'$$

- **Step-3:**

We construct the circuit diagram of the conversion of JK flip-flop into D flip-flop.



Conversion of J-K Flip-Flop into T Flip-Flop

Difficulty Level : Medium • Last Updated : 17 Jun, 2022

[Read](#)

[Discuss](#)



Prerequisite – [Flip-flop](#)

1. J-K Flip-Flop: JK flip-flop shares the initials of Jack Kilby, who won a Nobel prize for his fabrication of the world's first integrated circuit, some people speculate that this type of flip flop was named after him because a flip-flop was the first device that Kilby build when he was developing integrated circuits. J-K flip-flop is the gated version of SR flip-flop with an addition of extra input i.e. clock input. It prevents invalid output conditions when both the inputs are at the same value.

2. T Flip-Flop: T flip-flop means Toggle flip-flop. It changes the output on each clock edge and gives an output that is half the frequency of the signal to the input.

Conversion of J-K Flip-Flop into T Flip-Flop:

- **Step-1:** Construct the characteristic table of T flip-flop and excitation table of the J-K flip-flop.

T	Q_n	Q_{n+1}	J	K
0	0	0	0	x
0	1	1	x	0
1	0	1	1	x
1	1	0	x	1

- **Step-2:** Using the K map, find the boolean expression for J and K in terms of T.


T \ Q_n	0	1
0		x
1	1	x

T \ Q_n	0	1
0	x	
1	x	1

$$J = T$$


$$K = T$$

- **Step-3: Construct the circuit diagram for the conversion of the J-K flip-flop into a T flip-flop.**



4)

1.3. Ana- Uydu (Master-Slave) Flip-Flop JK FF'nin çıkışında tetikleme palsinin zamanıyla ilgili bazı sorunlar ortaya çıkmaktadır. Master-slave (ana-uydu) tipi FF'ler JK FF'nin geliştirilmiştir. Bir Ana-Uydu flip-flop devresi iki R-S flip-flop ve haricî bir DEĞİL kapısından oluşur. Birinci flip-flop 13 ana, ikinci flip-flop ise uydu flip-flop oluşturur. Şekil1.8'de ana-uydu flip-flop devresini göstermektedir.



Şekil 1.8: Ana –uydu flip flop lojik devresi

Master, pozitif kenar, slave, negatif kenar tetiklenmelidir. Aynı tetikleme palsinin pozitif kenarında girişler alınmakta, negatif kenarında ise çıkışlar üretilmektedir. Yani pozitif tetikleme palsleri master'a uygulanır. Bu pals slave'e uygulanmadan önce değilleme işlemi yapılır. Bu durumda $K = 1$ 'dir ve master kontrol durumundadır. Bu anda $Cp = 0$ olup slave konum değıştirmez. Q, tetikleme palsinin zamanı boyunca konum değıştirmez. $Cp = 0$ olduğunda NOT kapısının çıkışında 1 oluşur ve slave kontrol durumuna geçer. Master FF konum değıştirmez. Tetikleme girişı (CP) düşen kenar olduğ u zaman DEĞİL kapısı çıkış u uydu flip-flop tetikleme giriş ini (CP) yükselen kenar yapacağı ndan uydu flip-flop yetkilenir ve uydu R-S girişlerinde ana flip-flopun çıkışları olan Y ve Y' olduğ undan, uydu flip-flopun Q çıkış ında Y, Q' çıkış ında Y' görülecektir. Ana flip-flop tetikleme girişinde bir düşen kenar olduğ undan girişteki değ iş im ne olursa olsun bir önceki durum korunacaktır.

||